До выхода финальных спецификаций PCI Express 6.0 осталось несколько месяцев, но окончательный черновой вариант, выпущенный около 5 месяцев назад, позволяет разработчикам микросхем и другим компаниям начать внедрение передовой технологии в свои продукты: новые функции уже не будут добавляться или изменяться. Synopsys, например, уже представила первое в отрасли полное IP-решение PCIe 6.0, которое позволяет разработчикам микросхем интегрировать передовой интерфейс в свои 5-нм чипы. Пакет Synopsys DesignWare IP для PCIe 6.0 включает контроллер (с интерфейсом Synopsys или дополнительными интерфейсами ARM AMBA 5/4/3 AXI), физический интерфейс (PHY) и проверочные блоки Verification. Решение, предлагаемое Synopsys, позволяет разработчикам микросхем добавить контроллер и физический интерфейс в свой 5-нм дизайн, а затем проверить, что всё работает правильно.